STM32 时钟树完全学习指南

适用于 STM32F4 系列，其他系列原理相同

目录

  1. 时钟树全景图
  2. 时钟源详解
  3. PLL 锁相环原理
  4. 时钟分配网络
  5. 配置实战
  6. 常见问题排查
  7. 练习题

一、时钟树全景图

1.1 整体架构（简化版）

LSE 32.768 KHz LSI ~32 KHz HSI 16 MHz HSE 25 MHz PLL 锁相环 /M *N /P /Q 25/25*360/2 = 180 MHz SYSCLK MUX HCLK (AHB) 180 MHz PCLK1 (APB1) /4 = 45 MHz PCLK2 (APB2) /2 = 90 MHz TIM2-7, USART2-5, I2C, SPI2/3 Timer x2 = 90 MHz TIM1/8, USART1/6, SPI1, ADC Timer x2 = 180 MHz DMA, GPIO, Flash RTC IWDG USB 48M SDIO

二、时钟源详解

2.1 四大时钟源对比

时钟源频率精度启动时间主要用途推荐
HSI
内部高速		 16 MHz±1%
温漂大		快 (us级) 系统启动默认时钟○
HSE
外部高速		 4-26 MHzppm级慢 (ms级) 推荐正式产品，USB、以太网★
LSI
内部低速		 ~32 KHz±5%快 独立看门狗 (IWDG)○
LSE
外部低速		 32.768 KHzppm级慢 (秒级) RTC 实时时钟★
为什么 LSE 是 32.768KHz？ 因为 32768 = 215，可以通过 15 次二分频精确得到 1Hz！

三、PLL 锁相环原理

3.1 PLL 是什么？

PLL = Phase-Locked Loop = 锁相环

作用：将低频时钟"倍频"成高频时钟。就像变压器变换电压，PLL 变换频率。

3.2 PLL 内部结构

HSE 25 MHz /M = /25 1 MHz *N = *360 VCO 360 MHz /P = /2 SYSCLK 180 MHz 25 MHz / 25 * 360 / 2 = 180 MHz

3.3 PLL 参数约束

参数范围推荐值说明
M2~63使 HSE/M = 1~2MHzVCO 输入频率
N50~432根据目标计算VCO 倍频系数
P2, 4, 6, 8通常用 2主输出分频
Q2~15使输出 = 48MHzUSB / SDIO

3.4 常用配置方案

HSEMNPQSYSCLK说明
8MHz833627168MHz★ USB 友好
8MHz836028180MHz最高性能
25MHz2533627168MHz★ 推荐配置
25MHz2536028180MHz最高性能

四、时钟分配网络

4.1 AHB / APB 总线架构

SYSCLK 180 MHz HCLK (AHB) /1 = 180 MHz DMA, GPIO, Flash PCLK1 (APB1) /4 = 45 MHz TIM2-7, USART2-5, I2C, SPI2/3 APB1 Timer x2 = 90 MHz PCLK2 (APB2) /2 = 90 MHz TIM1/8, USART1/6, SPI1, ADC APB2 Timer x2 = 180 MHz 分频原因 • 降低功耗 • 外设频率限制 • 时序匹配要求 • APB1 max 45MHz

4.2 为什么要分频？

功耗、外设能力限制、时序要求。

Flash 等待周期表

HCLK (MHz)等待周期
0 - 300 WS
30 - 601 WS
60 - 902 WS
90 - 1203 WS
120 - 1504 WS
150 - 1805 WS

五、配置实战

5.1 六步配置流程

  1. 使能 HSE，等待就绪
  2. 配置 PLL 参数 (M, N, P, Q)
  3. 使能 PLL，等待锁定
  4. 关键 配置 Flash 等待周期
  5. 配置总线分频 (AHB, APB1, APB2)
  6. 切换系统时钟到 PLL

5.2 完整代码

void SystemClock_Config(void)
{
    // 1. HSE
    RCC->CR |= RCC_CR_HSEON;
    uint32_t timeout = 0xFFFF;
    while (!(RCC->CR & RCC_CR_HSERDY) && timeout--);
    if (timeout == 0) { Error_Handler(); }

    // 2. PLL: HSE/25 * 360 / 2 = 180MHz
    RCC->PLLCFGR = (25U << RCC_PLLCFGR_PLLM_Pos)
                 | (360U << RCC_PLLCFGR_PLLN_Pos)
                 | (0U << RCC_PLLCFGR_PLLP_Pos)
                 | (RCC_PLLCFGR_PLLSRC_HSE)
                 | (8U << RCC_PLLCFGR_PLLQ_Pos);

    // 3. Enable PLL
    RCC->CR |= RCC_CR_PLLON;
    while (!(RCC->CR & RCC_CR_PLLRDY));

    // 4. Flash: 5WS for 180MHz
    FLASH->ACR = FLASH_ACR_LATENCY_5WS
               | FLASH_ACR_PRFTEN
               | FLASH_ACR_ICEN
               | FLASH_ACR_DCEN;

    // 5. Bus clocks
    RCC->CFGR = (RCC->CFGR & ~(RCC_CFGR_HPRE | RCC_CFGR_PPRE1 | RCC_CFGR_PPRE2))
              | RCC_CFGR_HPRE_DIV1
              | RCC_CFGR_PPRE1_DIV4
              | RCC_CFGR_PPRE2_DIV2;

    // 6. Switch to PLL
    RCC->CFGR |= RCC_CFGR_SW_PLL;
    while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_PLL);

    SystemCoreClock = 180000000U;
}

六、常见问题排查

#错误症状原因解决
1HSE 启动超时卡在 HSERDY晶振虚焊/损坏示波器测 OSC_IN/OUT
2切换PLL后死机程序跑飞Flash等待周期不足先配 FLASH->ACR
3USB 无法枚举PC不识别48MHz不精确HSE + N=336 Q=7
4外设不工作GPIO/UART无反应忘记使能时钟RCC->AHB1ENR
5定时器频率错中断周期不对没考虑x2规则APB1 -> TIM=90M

七、练习题

练习 1：基础计算

已知 HSE = 8MHz，目标 SYSCLK = 168MHz

问题：计算 M, N, P 的值；USB 需要 48MHz，Q = ?

点击查看答案

M = 8, N = 336, P = 2, Q = 7

计算过程：8 / 8 * 336 / 2 = 168 MHz，VCO = 336 MHz，336 / 7 = 48 MHz (USB)

练习 2：问题诊断

场景：HSI(16MHz) 正常，切到 HSE + PLL(180MHz) 后死机。原因？

点击查看答案

Flash 等待周期不足。

180MHz 需要 5WS，但切换前未配置 FLASH->ACR。CPU 从 Flash 取指令来不及，导致程序跑飞。

修复：在切换系统时钟之前，先设置 FLASH->ACR = FLASH_ACR_LATENCY_5WS | ...

练习 3：CubeMX 实操

请在 STM32CubeMX 中配置：SYSCLK = 100MHz，USB = 48MHz。

点击查看提示

以 HSE = 25MHz 为例：M = 25, N = 200, P = 2 -> SYSCLK = 100MHz

VCO = 200MHz，Q = 200/48 不整除。换一种：N = 192, P = 2 -> 96MHz (不满足)

更优方案：M = 25, N = 336, P = 4 = 84MHz... 实际操作中，CubeMX 会自动求解最优组合，建议利用其 Clock Configuration 页面的自动解算功能。

附录：寄存器速查

RCC_CR

Bit名称说明
25PLLRDYPLL 就绪标志
24PLLONPLL 使能
17HSERDYHSE 就绪标志
16HSEONHSE 使能

RCC_PLLCFGR

Bit名称说明
27:24PLLQQ 分频
22PLLSRCPLL 源选择
17:16PLLPP 分频
14:6PLLNN 倍频
5:0PLLMM 分频

学习检查清单