https://kun123.xyz/tags/verilog/ Recent content in Verilog on 鲲的琴盒 Hugo -- gohugo.io zh-cn Kun Tue, 18 Aug 2026 00:00:00 +0800 https://kun123.xyz/p/fpga-learning/ Tue, 18 Aug 2026 00:00:00 +0800 https://kun123.xyz/p/fpga-learning/ <h1 id="verilog-学习目录">Verilog 学习目录 </h1><p>本课程按照“概念讲解 -&gt; 示例代码 -&gt; Testbench -&gt; 波形分析 -&gt; 练习题”的方式学习，从数字电路基础逐步过渡到 FPGA 综合项目。</p> <h2 id="第一阶段基础入门">第一阶段：基础入门 </h2><p>讲义：<a class="link" href="https://kun123.xyz/p/fpga-learning-01-basics/" >第一阶段：Verilog 基础入门讲义</a></p> <h3 id="第-1-章数字电路与-verilog-概述">第 1 章：数字电路与 Verilog 概述 </h3><ul> <li>FPGA、ASIC 和 Verilog 的关系</li> <li>二进制、逻辑电平和数字信号</li> <li>组合逻辑与时序逻辑</li> <li>Verilog 描述硬件的基本思想</li> <li>第一个 Verilog 模块</li> <li>实践：实现并仿真一个与门</li> </ul> <h3 id="第-2-章模块与端口">第 2 章：模块与端口 </h3><ul> <li><code>module</code> 和 <code>endmodule</code></li> <li><code>input</code>、<code>output</code> 和 <code>inout</code></li> <li>模块命名和端口定义</li> <li><code>wire</code> 与 <code>reg</code></li> <li>模块例化和端口连接</li> <li>实践：实现一个包含多个逻辑门的模块</li> </ul> <h3 id="第-3-章数值与运算符">第 3 章：数值与运算符 </h3><ul> <li>二进制、八进制、十进制和十六进制</li> <li>位宽与有符号数</li> <li>算术运算符</li> <li>逻辑运算符</li> <li>位运算符</li> <li>比较、移位和拼接运算符</li> <li>实践：实现一个简单算术逻辑单元</li> </ul> <h2 id="第二阶段组合逻辑">第二阶段：组合逻辑 </h2><p>讲义：<a class="link" href="https://kun123.xyz/p/fpga-learning-02-combinational/" >第二阶段：组合逻辑讲义</a></p> <h3 id="第-4-章连续赋值与组合逻辑">第 4 章：连续赋值与组合逻辑 </h3><ul> <li><code>assign</code> 语句</li> <li>组合逻辑的特点</li> <li>多位信号操作</li> <li>条件运算符 <code>?:</code></li> <li>组合逻辑中的传播关系</li> <li>实践：实现二选一多路选择器</li> </ul> <h3 id="第-5-章always-组合逻辑">第 5 章：<code>always</code> 组合逻辑 </h3><ul> <li><code>always @(*)</code></li> <li>阻塞赋值 <code>=</code></li> <li><code>if-else</code></li> <li><code>case</code></li> <li>默认赋值</li> <li>锁存器产生的原因与避免方法</li> <li>实践：使用 <code>always</code> 实现四选一多路选择器</li> </ul> <h3 id="第-6-章常用组合电路">第 6 章：常用组合电路 </h3><ul> <li>编码器与优先编码器</li> <li>译码器</li> <li>多路选择器</li> <li>比较器</li> <li>半加器与全加器</li> <li>加减法器</li> <li>实践：实现一个 4 位加减法器</li> </ul> <h2 id="第三阶段时序逻辑">第三阶段：时序逻辑 </h2><p>讲义：<a class="link" href="https://kun123.xyz/p/fpga-learning-03-sequential/" >第三阶段：时序逻辑讲义</a></p> <h3 id="第-7-章时钟复位与触发器">第 7 章：时钟、复位与触发器 </h3><ul> <li>时钟信号</li> <li>上升沿与下降沿</li> <li><code>always @(posedge clk)</code></li> <li>非阻塞赋值 <code>&lt;=</code></li> <li>同步复位与异步复位</li> <li>D 触发器</li> <li>实践：实现带复位和使能的寄存器</li> </ul> <h3 id="第-8-章寄存器与移位寄存器">第 8 章：寄存器与移位寄存器 </h3><ul> <li>多位寄存器</li> <li>串入串出</li> <li>串入并出</li> <li>并入串出</li> <li>左移与右移</li> <li>循环移位</li> <li>实践：实现一个 8 位流水灯控制器</li> </ul> <h3 id="第-9-章计数器">第 9 章：计数器 </h3><ul> <li>加法计数器</li> <li>减法计数器</li> <li>可逆计数器</li> <li>模 N 计数器</li> <li>分频计数器</li> <li>计数器位宽计算</li> <li>实践：实现一个 0 到 9 循环计数器</li> </ul> <h3 id="第-10-章有限状态机">第 10 章：有限状态机 </h3><ul> <li>状态机的概念</li> <li>Moore 型与 Mealy 型状态机</li> <li>状态寄存器</li> <li>次态逻辑</li> <li>输出逻辑</li> <li>状态编码</li> <li>实践：实现一个序列检测器</li> </ul> <h2 id="第四阶段模块化设计">第四阶段：模块化设计 </h2><p>讲义：<a class="link" href="https://kun123.xyz/p/fpga-learning-04-modular/" >第四阶段：模块化设计讲义</a></p> <h3 id="第-11-章参数化与层次化设计">第 11 章：参数化与层次化设计 </h3><ul> <li>模块例化</li> <li>位置连接与名称连接</li> <li><code>parameter</code></li> <li><code>localparam</code></li> <li><code>generate</code></li> <li>可复用模块设计</li> <li>实践：实现位宽可配置的计数器</li> </ul> <h3 id="第-12-章存储器设计">第 12 章：存储器设计 </h3><ul> <li>ROM 和 RAM</li> <li>同步读与异步读</li> <li>单端口 RAM</li> <li>双端口 RAM</li> <li>存储器初始化</li> <li>FPGA 片上存储资源</li> <li>实践：实现一个小型同步 RAM</li> </ul> <h3 id="第-13-章跨时钟域与可靠设计">第 13 章：跨时钟域与可靠设计 </h3><ul> <li>亚稳态</li> <li>双触发器同步器</li> <li>按键消抖</li> <li>边沿检测</li> <li>脉冲同步</li> <li>多位数据跨时钟域的基本方法</li> <li>实践：实现按键消抖和单脉冲输出</li> </ul> <h2 id="第五阶段仿真约束与-fpga-工程实践">第五阶段：仿真、约束与 FPGA 工程实践 </h2><p>讲义：<a class="link" href="https://kun123.xyz/p/fpga-learning-05-engineering/" >第五阶段：仿真、约束与 FPGA 工程实践讲义</a></p> <h3 id="第-14-章testbench-与仿真">第 14 章：Testbench 与仿真 </h3><ul> <li>Testbench 结构</li> <li>驱动时刻、采样时刻与非阻塞赋值</li> <li>期望值、四态比较与错误计数</li> <li><code>task</code>、超时保护和参数化复测</li> <li>自检结果与波形调试的分工</li> <li>厂商 IP 仿真的边界</li> <li>实践：为计数器编写自检式 Testbench</li> </ul> <h3 id="第-15-章tangdynasty-约束实现与上板">第 15 章：TangDynasty 约束、实现与上板 </h3><ul> <li>仿真与综合的区别</li> <li>顶层端口、原理图与封装引脚的映射</li> <li>安路 <code>.adc</code> 引脚与 I/O 电气约束</li> <li><code>.sdc</code> 输入时钟、生成时钟和接口时序约束</li> <li>约束未命中、fanout 与 STA coverage 检查</li> <li>建立时间与保持时间</li> <li>TD 综合、布局布线、时序报告和下载流程</li> <li>实践：完成 <code>.v + .adc + .sdc</code> 流水灯上板闭环</li> </ul> <h2 id="第六阶段综合项目">第六阶段：综合项目 </h2><h3 id="第-16-章完整项目实践">第 16 章：完整项目实践 </h3><ol> <li>LED 流水灯</li> <li>按键控制 LED</li> <li>数码管动态显示</li> <li>可调频率计数器</li> <li>交通灯状态机</li> <li>UART 串口发送与接收</li> <li>简易电子时钟</li> </ol> <h2 id="建议学习顺序">建议学习顺序 </h2><p>严格按照章节顺序推进。完成每一章的示例、仿真和练习后，再进入下一章。</p>